华为发表半导体演进新路径 时间缩微引领未来[推荐]

摩尔定律面临物理极限和经济效益的双重挑战，全球芯片行业急需探索新的演进路线。5月25日，在上海举办的国际电路与系统研讨会上，华为公司提出了韬(τ)定律，以“时间 (τ) 缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

华为公司董事、半导体业务部总裁何庭波表示，过去六年间，华为设计并量产了381款遵循韬(τ)定律的芯片。预计2026年秋季推出的麒麟芯片将采用基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升。华为预测，到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

逻辑折叠等核心技术构建了从器件、电路、芯片到系统层面的多层级协同优化体系。这些技术包括优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界，进行“软件、架构、芯片”全栈软硬芯协同设计，重构计算系统互联协议等。